内行人才懂!硬IP/软IP/大节点/小节点,如今半导体工艺制程如何更新换代?

TAG 内行人才懂!硬IP/软IP/大节点/小节点,如今半导体工艺制程如何更新换代? 2019-5-12 From InterNet By 呆呆 hits

高级制程的加速演化、复杂性和成本的飙升以及对IP可用性的担忧正在引发一些难题。

随着摩尔定律物理极限的日益临近,人们普遍预测称,由于成本上升以及在先进工艺上开发芯片的难度增加,芯片尺寸缩放将逐步放缓,但是现实正好相反,前沿工艺节点的推出速度反而正在加快。

成本确实在上升,同时,由于多重图案化、芯片上集成更多器件、和三维晶体管密度相关的物理效应、更多功能和细化电介质造成复杂性飙升,设计规则数量也在急剧增长。除此之外,最先进的节点上是否有可用IP,以及使用代工厂最新版本制造工艺时能否进行充分测试和特征分析的不确定性也在增加。

“过去,当你从一种工艺切换到另一种工艺上时,人们会认为,你已经完成了你的设计,所以不会有什么大不了的问题,”eSilicon IP工程副总裁Deepak Sabharwal说。 “你所做的工作就是将原理图进行缩放,并根据新规则重新布局布线。工艺节点只是一个数字,无论是40nm还是90nm都没关系,本质上没有什么区别。而且,从人们的期望来讲,也希望完成了上一个节点的设计之后,能够大量重复使用既有的资源和成果,快速前进到下一个节点上。”

这种演进模式在两维结构下非常有效,但是随着finFET的推出,情况出现了显著的变化。

Sabharwal说:“在finFET中,器件垂直放置,所以现在硅片面积的约束条件是金属层。晶圆代工厂一直在努力,如何比之前的节点以更紧密的间距进入金属层。 现在的设计规则非常严苛,设计规则手册厚达数千页,布局团队挖空心思琢磨如何在不影响其它层的情况下进行更改。这就像一个多米诺骨牌效应,你在设计中做一个很小的改变,就会影响其他10个地方。今天,设计如此紧密,组合如此精细,每个地方都有严格的容差和阈值范围,设计和制造都变得非常困难了。”

这也意味着设计工程师和布局工程师需要每天都在一起工作,因为如果布局团队在某个地方进行了重大调整,就可能会在其他地方产生问题,需要设计工程师重新修改设计。尽管如此,虽然这些问题还是会经常出现,一些公司仍然在加速升级制造工艺。

Cadence公司知识产权部业务发展总监Tom Wong表示:“业界从90nm过渡到65nm花了将近四年的时间。从65纳米到55纳米,然后再到40纳米花了将近三年的时间。 从40纳米平面工艺过渡到28纳米高k/金属门(HKMG)也用了大约三年的时间。之后的工艺升级就出现了加速趋势。从28nm HKMG到20nm只用了两年左右的时间,从20nm HKMG到16nm finFET用了不到两年的时间,16纳米到14纳米不到一年,然后不到一年,就到了10纳米。尽管刚刚在不到一年前开始生产10纳米晶圆,我们现在已经前进到了7纳米世代。”

Tom Wong表示,随着工艺尺寸日益精细,投资新晶圆厂需要高额研发成本和巨大的资本支出,人们普遍预计参与最前沿工艺升级的代工厂越来越少。“但是实际情况却完全不同,在16nm节点时,至少有四家大型晶圆代工厂参与角逐,到了7nm时,还至少有三家公司争夺领先地位。”

 

图 与日俱增的复杂度和设计规则


经济性考虑
工艺升级的经济性对设计上游影响巨大。芯片行业依赖于IP复用,更精确地说,是IP可以从一个节点到另一个节点之间迁移,以维持经济可行性。但是现在,IP复用越来越难。

“当你的工艺节点过渡到下一个更精细的几何尺寸时,当标称Vdd从0.8V下降到0.7V时会发生什么? 这将使得您预期比较简单的IP迁移项目变成针对复杂IP(如高速SerDes)的全面重新设计,“Wong说。 “另外,您可以利用的设计余量更少了,时序收敛也更复杂,还需要更多得考虑如何在模拟中管理OCV(片上变化)。 这往往会增加IP支持的成本,并延长部署时间。”

更加雪上加霜的是,在新工艺诞生的过程中,还需要并行进行大量的SoC开发,开发设计支持工具和IP。这意味着,当新工艺最终成熟或做好可以大规模生产的准备时,可能需要重新更新IP。这样一来,不仅IP开发过程更加困难和昂贵,芯片开发过程也会变得成本高昂。

eSilicon的Sabharwal表示:“从16/14nm到7nm的过渡过程中,我发现我们投入的资源是上次工艺升级的1.5倍。”


硬IP与软IP,大节点与小节点
在这个规则约束不断更新的世界中,硬IP的迁移变得特别困难。

“当我们谈论硬IP的迁移难度时,首先,它在很大程度上取决于这次是否只是迁移到新的半节点,即所谓的小节点上,因为小节点只是对节点的增量升级,”Arteris IP的解决方案架构师Benny Winefeld说。 “全新节点的迁移总是很难,但过渡到半节点的可行性更高,因为它主要只涉及到光学特性的缩小。DRC规则相似,各种电气特性的变化也基本一样,要么多一些,要么少一些,总之是可预测的。”

他指出,台积电的32纳米到28纳米的迁移就是一个很好的例子。 “我不会说这很容易,但它是完全可行的。在最近的节点中,DRC规则集的规模变得更大更复杂,规则从数百条增加到数千条。另外,大节点和半节点之间的差异也增加了,所以它们的相似度越来越低。从我最近的经验来看,台积电的16nm和12nm本来应该只是一个渐进式的升级,但是它们之间存在相当大的差异。如果您正在尝试使用调整多边形的智能工具来自动转换,现在需要执行更复杂的转换。不是只乘上一个0.8的线性比例就万事大吉了。因为这种变化不仅会突然违反物理规则,也可能造成电气特性的显着变化甚至失效。在台积电的12nm中,DRC规则不同,所用库也不同。但即便如此,人们也一般认为台积电的12纳米是一个渐进式的变化。”

在大节点之间,比如从16nm迁移到7nm上更加困难。 他表示,这需要从双重图案转变为计算设计平台,并采用完全不同的规则。所有这些都体现在网络芯片上,网络芯片(NoC)充当CPU、缓存,加速器和存储器之间的耦合逻辑器件。

“硅使我们能够在同一颗芯片上集成更多功能,但从设计的角度来看,您仍然可以把网络芯片称为IP模块,因为SoC设计人员可以将此NoC用作构建模块,而无需深入了解它的实施细节,”Winefeld说道,。 “只要它遵守这些协议,逻辑正确并满足延迟、带宽和服务质量等这些高级别系统要求,将这个IP硬化就没有什么意义。你可以想象一下,这个NoC位于它所连接的IP之间的通道中,这些IP可以是硬的也可以是软的。用作连接目的的NoC则是软的,NoC的拓扑结构和布局差别很大,对于被使用的SoC而言,它是特定的。”

让IP块一起工作只是问题的一方面, 能够在功能测试芯片中验证这些IP是另外一回事。

“如果你是一个IP供应商,那么你需要在所有较小尺寸的工艺节点上完成功能测试芯片,因为人们会问到这个问题,”ClioSoft市场营销副总裁Ranjit Adhikary说。“他们并不是很关心这是一个硬核还是一个软核。 他们想知道的是,你是否已经完成了功能测试芯片。由于一次性工程费用很高,这件事具有相当大的挑战性。对于一家小公司来说,如果你无法保证能够得到很多订单,在测试芯片上进行投资就会非常困难。如果你是一家系统公司,正在使用自己的IP,那么这笔钱还算花的有意义。但是你仍然需要考虑做功能测试芯片将花费多少钱,需要付出多少努力,因为将IP迁移到高级节点时的成本非常高。”

除此之外,还有更多验证工作。

西门子公司Mentor产品营销总监John Ferguson表示:“肯定需要进行大量额外的验证,而且要真正检查每个小问题的影响,以避免盲目忽略隐患。我觉得,这也意味着需要更多早期试错,以确保最后的成功。我们曾经认为并希望用上EUV光刻技术之后,事情会变得更好或者更容易一些,但是事实证明,我们太乐观了。EUV可能会在一两个层面上让事情容易一些,但不是整体,板块之间的相互依赖性太多,所以最终还是于事无补。有人会说,看,这有一大堆好处,但是当你真的理解了就会发现,天底下没有免费的午餐,你必须拿别的东西来换取这些好处。”

解决所有这一切问题的一个可能解决方案引起了先进工艺芯片设计人员的注意,主要涉及到将在不同工艺节点上开发的IP和块进行更多的混合和匹配。

NetSpeed Systems市场与业务发展副总裁Anush Mohandass指出,异构性正在推动有关SoC设计的新思路。

“这里出现的一个趋势是多层芯片的概念,其中,基础层可能包含在28nm工艺上设计的I/O和一些外围设备,用于提升性能的各种计算部件放在另外一个单独的层上,也许是16nm或7nm,“Mohandass说。“这些层需要某种形式的智能链接结合在一起。”

“从逻辑上讲,这可能是一个大的SoC,但是你可以对其进行分区,”Mohandass指出。 “即便存在一个标准IP,我们还可以以分而治之的视角看待它。他们说,这是我的CPU子系统,这是我的图像子系统,这是我的内存子系统,你用不同的子系统划分设计,然后将它们整合在一起。 我们现在看到的情况很类似,除了这几个子系统都存在于各自单独的芯片上之外,在概念上仍然是相同的。我们只是把这些子系统放到同一个封装中而已。当然,很显然这里需要一个相当复杂的互连,但是这种多层芯片在更精密的工艺节点上越来越受欢迎。”

当然,有些问题并没有消失,比如层规划。而且,虽然节点升级的速度越来越快,某些先进工艺元器件的开发时间却越来越长了。

Synopsys公司物理实施部门技术市场经理Mark Richards说:”在整个流程中,布置这个步骤出现得更早了。你仍然必须从v0.1或v0.5开始设计,整个设计过程变得更长了。在工艺的开发中,需要和领先客户进行更多的互动,以顺利推动所有事情。但是节点更新的速度,以及半节点推出的速度更快了,使得这些工作更加难做了。”

从晶圆制造厂的角度来看,将芯片的逻辑器件部分缩放,其它保持在相同的工艺节点上,能够更快地实现半节点的爬产。这样做是否能让IP开发商的工作变得更容易目前尚不完全清楚,但这似乎是一个具有吸引力的选项。“如果你只是想在新设计中以和之前完全一样的方式使用这个IP,而且该新设计中的其它一些组件将会使用或者利用新节点的这些功能,那么新节点的IP开发工作并不是太难,因为通常情况下,新节点IP的容限更低,只不过是需要适应更艰难的规则。”Mentor的Ferguson说。

新节点的IP开发还牵扯到工程资源。Cadence的Wong说:“在很多次工艺节点的过渡期,我们都给IP支持配备了大量聪明的工程师,在我们完成一个节点的完整IP支持之前,新的节点又出现了,我不知道这种趋势是否仍然会持续下去。”

 

更多有关半导体工艺的资讯,欢迎访问 与非网半导体工艺专区

 

与非网编译内容,未经许可,不得转载!

 

。 (本文来源网友上传,如有侵权,可联系管理员删除)