趣解 | 硬件工程师居然有这样的鄙视链-电子技术方案|电路图讲解

工具鄙视链 Allegro  →_→  mentor EE  →_→  mentor PADS  →_→ AltiumDesign    

 用AD的同学表示严重不服： 

   其实，背后隐藏的逻辑：电路规模和信号速率决定开发难度。   用安捷伦（是德）示波器  →_→ 泰克示波器  →_→台湾产的示波器  →_→ 国产示波器  →_→ 二手模拟示波器  →_→ 没有示波器     

 看示波器，知道你司是否有钱，有实力。。。。曾经有个外包公司接了某世界500强的外包，调测的时候发现这个外包公司只有100M的示波器，竟然宣称DDR3已经测试过了。 

 力科、RS表示不服，我们为什么没有在链上？  

  逻辑鄙视链  Altera和Xilinx相互鄙视，他们都鄙视用Lattice芯片的……   Verilog和VHDL相互鄙视，他们都鄙视用原理图拉线的……   以前用VerilogHDL的鄙视用HLS、鄙视用OpenCL的，现在情况变了……   硬件语言的鄙视链太短了，我们看软件：   asm→C↔C++↔Java↔C#→JavaScript→VB→VBScript   CommonLisp↔Scheme→EmacsLisp→→Python   Python↔Perl→shell   PHP→all   汇编语言的工程师鄙视写C语言的工程师，C语言工程师鄙视C++工程师，C++工程师鄙视Java和C#工程师，Java工程师和C#工程师则互相鄙视，而C#工程师又鄙视VisualBasic工程师和会把C#念成「C井」的工程师，会把C#念成「C井」的工程师则鄙视认为HTML是一种程序语言的设计师。   用Python3的工程师鄙视还在用Python2的工程师，用Python2的工程师鄙视遇到UnicodeEncodeError的工程师。                                        

。 （本文来源网络整理，目的是传播有用的信息和知识，如有侵权，可联系管理员删除）